La bascule SR Flip Flop ou Set-Reset présente de nombreux avantages. Mais il présente les problèmes de commutation suivants :
- Lorsque les entrées Set 'S' et Reset 'R' sont définies sur 0, cette condition est toujours évitée.
- Lorsque l'entrée Set ou Reset change d'état alors que l'entrée d'activation est 1, une action de verrouillage incorrecte se produit.
Le JK Flip Flop supprime ces deux inconvénients de Tongs SR .
Le Tong JK est l'une des bascules les plus utilisées dans les circuits numériques. La bascule JK est une bascule universelle possédant deux entrées « J » et « K ». Dans la bascule SR, les « S » et « R » sont les lettres abrégées raccourcies pour Set et Reset, mais J et K ne le sont pas. Le J et le K sont eux-mêmes des lettres autonomes choisies pour distinguer le design des tongs des autres types.
La bascule JK fonctionne de la même manière que la bascule SR. La bascule JK a les bascules « J » et « K » au lieu de « S » et « R ». La seule différence entre la bascule JK et la bascule SR est que lorsque les deux entrées de la bascule SR sont définies sur 1, le circuit produit les états invalides en sortie, mais dans le cas de la bascule JK, il n'y a pas d'états invalides même si les deux Les tongs « J » et « K » sont réglées sur 1.
La bascule JK est une bascule SR à grille dotée de l'ajout d'un circuit d'entrée d'horloge. La condition de sortie invalide ou illégale se produit lorsque les deux entrées sont définies sur 1 et sont empêchées par l'ajout d'un circuit d'entrée d'horloge. Ainsi, la bascule JK a quatre combinaisons d'entrée possibles, c'est-à-dire 1, 0, « aucun changement » et « bascule ». Le symbole de la bascule JK est le même que Loquet bistable SR à l'exception de l'ajout d'une entrée horloge.
Diagramme:
Schéma:
Dans la bascule SR, les entrées « S » et « R » sont remplacées par deux entrées J et K. Cela signifie que les entrées J et K sont égales à S et R, respectivement.
Les deux portes ET à 2 entrées sont remplacées par deux portes NAND à 3 entrées. La troisième entrée de chaque porte est connectée aux sorties en Q et Q'. Le couplage croisé de la bascule SR permet d'utiliser la condition invalide précédente de (S = '1', R = '1') pour produire « l'action de bascule » car les deux entrées sont désormais verrouillées.
Si le circuit est « réglé », l'entrée J est interrompue à partir de la position « 0 » de Q » via la porte NAND inférieure. Si le circuit est « RESET », l'entrée K est interrompue à partir des positions 0 de Q via la porte NAND supérieure. Puisque Q et Q' sont toujours différents, nous pouvons les utiliser pour contrôler l'entrée. Lorsque les deux entrées « J » et « K » sont définies sur 1, le JK fait basculer la bascule selon la table de vérité donnée.
Table de vérité:
Lorsque les deux entrées de la bascule JK sont réglées sur 1 et que l'entrée d'horloge est également à impulsion « haute », alors de l'état SET à un état RESET, le circuit sera basculé. La bascule JK fonctionne comme une bascule à bascule de type T lorsque ses deux entrées sont définies sur 1.
La bascule JK est une bascule SR cadencée améliorée. Mais il souffre encore du 'course' problème. Ce problème se produit lorsque l'état de la sortie Q est modifié avant que l'impulsion de synchronisation de l'entrée d'horloge n'ait le temps de s'écouler. 'Désactivé' . Nous devons conserver un timing court plus une période (T) pour éviter cette période.